(19)日本国特許庁(JP)

(12) 公 開 特 許 公 報 (A)

(11) 榜辨出函公照各号

特閥平9-185507

→→→ Foley Lardner

(43) 公阳日 平成 9年(1997) 7月15日

(51) Int.CL*		微別記号	庁内益理督号	F I	•		技術表示的所
G06F	9/38	350		G06F	9/38	350A	
	9/45				9/44	322F	

密査前求 未留求 節求項の数4 OL (全 6 頁)


(21)出歐器号	特威平7-342210	(71)出馭人	000005108 株式会社日立刻作所
(22) 出頭日	平成7年(1995)12月28日	(72)発明容 (74)代理人	東京都千代田区神田以河台四丁目 6 番地 西山 均辺 神奈川県川崎市原生区王都寺1090音地 株 式会社日立段作所システム開発研究所内 弁理士 小川 脚男

(54) 【発明の名称】 プロセッサ及びその飼饲方法

(57)【要約】

【課題】マイクロプロセッサにおいて、エイリアス関係 にあるかどうかがコンパイル時に不明なメモリ参照命令 を、性能を低下することなく自由にスケジュールするこ とを可能とする。

【解決手段】参照したメモリアドレスとその命令の識別 子を配憶する表をハードウェア上に設け、メモリ参照を 行なった際に、参照したアドレスと当故命令の識別子を この表上に配憶する命令により、参照したアドレスと当 該命令の識別子を登録する。後統して実行されるメモリ 参照命令の参照アドレスが登録されたアドレスと同一で あれば、表上に配憶された識別子の表す命令に対する補 正コードを実行する。これにより、エイリアス関係のな い場合に実行される命令数を増加することなく、メモリ 参照を行なう命令を自由にスケジュールできるようにな る。



(2)

特開平9-185507

1

【特許請求の範囲】

【請求項1】参照したメモリのアドレスとそのメモリを参照したメモリ参照命令の識別子の対応表を持ち、メモリからのデータのロードまたはストア時に参照対象のメモリのアドレスと当該メモリ参照命令の識別子を登録し、後続して実行されるメモリ参照命令の実行時にこの表を検査し参照対象アドレスが先に登録されたアドレスと同じであれば、登録された識別子に対応したメモリ参照命令の補正コードを実行して命令実行の補正を行なうことを特徴とするプロセッサ。

【請求項2】請求項1の参照対象のメモリアドレスと参照した命令の識別子の対応表に、参照対象のメモリアドレスと参照した命令の識別子の組を登録する機能を持つメモリ参照命令を備えることを特徴とするプロセッサ。 【請求項3】請求項1の参照対象のメモリアドレスと参照した命令の識別子の対応表を検査して、参照対象アドレスと同じアドレスが登録されていれば、対応表に登録された機別子に対応したメモリ参照命令に対する補正コードへ制御を移す機能を持つメモリ参照命令を備えることを特徴とするプロセッサ。

【請求項4】プログラミング言語のコンパイラにおいて、メモリ参照命令AとAに依存する可能性のあるメモリ参照命令Bに対して、命令Bを命令Aの上に移動し、請求項2および請求項3の命令を用いてメモリ参照命令Aおよびメモリ参照命令Bの間に依存がある場合に補正を行なうためのコードを生成することを特徴とするプロセッサ及びその制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はマイクロプロセッサ SN の命令実行方式に関し、さらに詳しくは、互いに依存関係を持つ可能性のあるメモリ参照命令をスケジュールしプログラムを高速に実行するために有効な命令実行方式とコンパイル方式に関する。

[0002]

【従来の技術】最近のマイクロプロセッサシステムでは、スーパスカラ、VLIWといった方式により命令レベルの並列性を利用し、プログラムを高速に実行できるようになっている。このような命令レベルの並列性を最大限に利用するためには、命令間の依存には、データ依存と制御依存がある。データ依存はさらに、フロー依存と制御依存、出力依存に分類される。コンパイラを下で、当なをするとは限らない。例えてプログラムをコンパイルする際に、このようながあるので、参照するメモリ領域ができない。このような参照アドレスの重なりはエイリアとと呼ばれ、この関係が不明な場合には依存関係が存在する

2

ものと仮定してプログラムの最適化が行なわれる。特に C言語で記述されたプログラムではボインタが多用され るため、メモリ参照のエイリアス関係をコンパイル時に 正確に検出できない場合が多い。プログラムの最適化時 には、命令間に依存関係がない方がプログラムを並列化 し性能を向上することができるため、エイリアス関係の 不明なメモリ参照による依存によってプログラムの実行 性能が低く押えられてしまう。

【0003】 このような場合に対処するため、例えば
「A Nicolau, Run-Time Disambiguation: Coping with
Statically Unpredictable Dependencies, IEEE Transa
ctionson Computers, Vol. 38, No. 5, pp. 663-678, 198

9」や「A S. Huang他、 Speculative Disambiguation: A
Compilation Technique [or Dynamic Memory Disambig
uation, Proceedings of the 21st Annual Internation
al Symposium on Computer Architecture, pp. 200-210,
1994」に述べられているように、実行時に動的にメモ
リ参照問の依存関係を調べる方式が研究されている。

【0004】これら従来の方式では、プログラムをコンパイルする際に、エイリアス関係が不明なことによって依存関係を持つかどうかが不明なメモリ参照命令に関して、その参照対象アドレス同士を比較し、これらメモリ参照対象のアドレスが同一の場合と同一でない場合で異なるコードを選択して実行するように変換している。プログラムの実行時には、アドレスが同一かどうかに応じてそのどちらかが選択的に実行されることとなる。

[0005]

【発明が解決しようとする課題】上記従来の方式では、 依存関係を持つ可能性のあるメモリ参照毎に、アドレス の比較命令と依存の有無によって実行される命令を生成 する。この結果、実際にはメモリ参照を行なう命令間に 依存がない場合にも実行されるコード最が増加し、却っ て性能が低下してしまう可能性が高くなる。

【0006】本発明の目的は、エイリアス関係にない場合に実行されるコード母の増加を低く押えて実行時にメモリ参照命令間の依存関係を検出し、自由に命令スケジューリングを行なうための命令実行方式を提供することにある。

[0007]

【課題を解決するための手段】以下、説明のため、メモリ参照命令10と後続するメモリ参照命令11に対して、プログラムの実行速度向上のためには命令11が命令10より先に実行されるよう命令スケジュールする必要があるが、参照アドレスが重なるかどうかが不明のためにフロー依存または出力依存が存在する可能性があるものとする。上記課題を解決するため、本発明では以下のような手段を用いる。

【0008】(1) メモリ参照命令によって参照されたアドレスとその識別子を登録する表をハードウェア上に用 50 食する。

(3)

特開平9-185507

→→→ Foley Lardner

3

【0009】(2)他のメモリ参照命令Xの参照対象とエ イリアス関係にある可能性のあるメモリ参照を行なう命 令Yを先行的に実行する場合、(1)の表に参照アドレスと その識別子を登録する。

【0010】(3) メモリ参照命令Xの実行時に(1)の表を 参照し、エイリアス関係にあるメモリ参照Yが先行的に 実行されていれば、メモリ参照命令Yは誤った結果を参 照しているので、その結果を補正するための命令を実行

【0011】具体的な命令実行は以下のように行なわれ 10 レスを示している。 る。

【0012】(1) メモリ参照命令11によって参照したア ドレスAと命令IIの識別子の組を、ハードウェア上に用 意された表に記録する。この時、アドレスAが既に表上 に登録されていれば、そのエントリを書き換える。

【0013】(2) メモリ参照命令10の実行時、10が参照 するアドレスBと(1)の表に登録されたアドレスを比較 し、一致するものがあれば、メモリ参照命令の実行を中 断して、表上に配憶されたアドレスAに対応する識別子 に対応する補正コードへ制御を移す。一致するアドレス 20 録する。次に処理305で通常のLOAD、STORE処理を実行 がなければ、通常運りメモリ参照を行なう。

【0014】(3)(2)で補正コードへ制御を移した場 合、命令IOの識別子を利用して命令IOに対する命令実行 の補正処理を行ない、命令IOの次の命令に制御を移す。 【0015】上記方法によれば、コンパイル時にエイリ アス関係を持つかどうかを決定することができないメモ リ参照命令に関して、実行時にエイリアス関係がなけれ ば、実行される命令数を増加することなく自由に命令を スケジュールすることが可能になり、プログラムの実行 性能を向上することができる。

[0016]

【発明の実施の形態】以下、図面を参照しながら本発明 の一実施例について説明する。本実施例では、RISC型の 単一命令発行のマイクロプロセッサを仮定する。ただ し、本発明はRISC型単一命令発行のプロセッサのみに適 用対象を限定するものではなく、スーパスカラおよびVL IWといったプロセッサへも適用することが可能である。 【0017】図1は本発明を適用したマイクロプロセッ サの例である。プロセッサ100において、101はレジスタ ファイル、102は演算器、103はキャッシュメモリ、104 は本発明で特徴的な部分である参照したメモリアドレス とその命令の識別子の組からなる表(以下、エイリアス 検出表と呼ぶ)である。また、105はエイリアス検出時に 実行されていた命令のアドレスを配憶する特殊レジスタ CPCである。本実施例では、この表に登録する命令の激 別子としてエイリアス発生時に実行する補正コードのア ドレスを用いる。

【0018】エイリアス検出表104を用いてエイリアス の検出と補正処理を行なうために、図2に示すように、L OAD命令およびSTORE命令それぞれ対して、エイリアス検 50 ...

出設に参照アドレスとエイリアス発生時に実行補正を行 なうためのコードの分岐先を登録する機能を持つSLOAD 命令201およびSSTORE命令202、エイリアス検出表を検査 し参照するアドレスが既に登録されている場合に、エイ リアス検出表に登録された補正コードのアドレスに制御 を移す命令であるCLOAD命令203およびCSTORE命令204を 設ける。この図の各命令において、targetおよびsource はそれぞれターゲットレジスタおよびソースレジスタ. addressは参照対象アドレス、adjustは補正コードアド

4

【0019】図3にSLOAD命令およびSSTORE命令の患行時 の動作を示す。

【0020】まず、処理301で実行を開始する。処理302 において参照対象のアドレスがエイリアス検出表に登録 されているかどうかを検査する。既に登録されていれ ば、処理303で登録されているエントリの補正コードア ドレスを更新する。登録されていなければ、処理304で 新たなエントリを作成し、参照アドレスと認って実行さ れたメモリ参照を補正するためのコードのアドレスを登 し、処理306で終了する。

【0021】図4にCLOAD命令およびCSTORE命令の実行時 の動作を示す、まず、処理402で参照対象のアドレスが エイリアス検出表に登録されているかどうかを検査す る。アドレスが登録されている場合、処理403でエイリ アス発生時の命令アドレスを保存するためのレジスタCP Cに現在実行中の命令のアドレスを格納し、エイリアス 表に登録されている補正コードアドレスに分岐しする。 参照アドレスがエイリアス表に登録されていない場合、 30 処理404で通常のLOAD、STORE処理を実行して、処理405 で処理を終了する。

【0022】なお、図8および図4に示した命令の動作フ ローチャートは命令によって実行される処理の実現の1 つの例であり、処理の並列実行等に制限を加えるもので はない。

【0023】次に、これらの命令の具体的な適用例につ いて示す。まず、以下に示すようなフロー依存の場合の 例を考える。ここで、コンパイル時にp0とp2の指すアド レスとplとp2の指すアドレスがエイリアス関係にあるか 40 どうかは不明とする。このため、一般的には、命令12は 命令10および11にフロー依存するものとして扱わなけれ ばならない.

[0024]

IO: STORE *p0 ← r0

I1: STORE *p1 ← r1

[2: LOAD r2 ← *p2

(4)

特開平9-185507

→→→ Foley Lardner

5

命令I2を命令I0の上に移動する場合、命令I0およびI1を CSTORE命令に変換し、命令12をSLOAD命令に変換する。S LOAD命令の最後のオペランドに指定したアドレスには、 アドレスがエイリアス関係にあった場合の誤った命令実 行を補正するためのコードとして、まず、レジスタCPC の内容に従ってエイリアスを生じた各命令に対する補正 コードへ分岐する。次に、ストア命令10に対する補正コ ードでは、まず命令10のターゲットアドレスp0へソース レジスタ10の値をストアし、続いて命令10のソースレジ スタを命令12のターゲットレジスタへコピーするコー ド、命令スケジューリングにより命令10より上に移動さ れた、命令12のターゲットレジスタの値に依存する命令 をコピーし、最後に命令口の次の命令への分岐命令を生 成する。同様に、ストア命令口に対する補正コードで は、まず命令口のターゲットアドレスロへソースレジス タrlの値をストアし、続いて命令Ilのソースレジスタを 命令12のターゲットレジスタへコピーするコード、命令 スケジューリングにより命令IOより上に移動された、命 令12のターゲットレジスタの値に依存する命令をコピー し、最後に命令11の次の命令への分岐命令を生成する。 【0025】以上の補正コード生成処理では、メモリへ のストア命令や例外を引き起こす可能性のある命令な ど、システムに対して不可逆な操作を行なう命令に関し ては命令10および11より上に移動することを制限する。 上の例を変換した結果は、以下に示すようになる。

[0026]

12: SLOAD r2 ← *p2, L2

IO: CSTORE *p0 ← r0

LOn:

II: CSTORE *pl ← rl

Lin:

L2:

GOTO L1c if (CPC == I1)

LOc:

STORE *p0 ← r0

COPY r2 ← r0

. . .

GOTO LOn

Llc:

STORE *p1 - r1

COPY r2 ← r1

GOTO Lin

. . .

このコードを実行する場合、命令I2を実行した時点で、 アドレスp2と補正コードアドレスL2をエイリアス検出表 50 の指すアドレスヘレジスタ10の値を格納する。これに対

6 に登録する。次に命令10を実行する時点で、アドレスp0

とアドレスp2が異なっていれば、エイリアスは生じてい ないので通常と同様にレジスタr0の値をアドレスp0へ格 納する。これに対して、アドレスp0とp1が同じであれ ば、アドレスp0へのストア処理を中断して、レジスタCP CにIOのアドレスを格納し、補正コードL2に制御を移 す。ここでCPCは10のアドレスを指しているので、命令1 Qに対する補正コードを実行する。ここで、命令12で参 照した値はアドレスpDおよびp2の指しているメモリの古 10 い値であるので、まずレジスタrDに格納された値をアド レスp0に替き込み、次に、命令I0のソースレジスタr0の 値を命令12のターゲットレジスタr2にコピーしてr2の値 を使用する命令を再実行し、命令10の次の命令に制御を 移す。

【0027】阿様に、命令[1を実行した時点で命令[2と の間にエイリアスが検出された場合、ストア処理を中断 して命令11に対する補正処理を実行する。

【0028】次に、出力依存の場合の例を示す。フロー 依存の場合と同様にpOとpiの指すアドレスがエイリアス 関係にあるかどうかは不明とする。このため、一般的に 20 は、命令11は命令10に出力依存するものとして扱わなけ ればならない。

[0029]

IO: STORE *p0 ← r0

II: STORE *p1 ← r1

[1を10より前に移動した場合、命令10をCSTORE命令に変 3N 換し、命令IIをSSTORE命令に変換する。SLOAD命令の侵 後のオペランドに指定したアドレスには、*p1、*p2で指 されるアドレスがエイリアス関係る場合に、命令11によ る誤った値の参照の補正処理を行なうコードとして、[] の次の命令への分岐命令を生成する。

[0030]

I1: SSTORE *p1 ← r1, L1

IO: CSTORE *p0 ← r0

40 L.

. . . L1:

goto L

このコードを実行する場合、命令口を実行した時点で、 *plの内容のレジスタrlへのロードを行なうと共にアド レスplと補正コードアドレスLIをエイリアス検出表に登 録する。次に、命令IOを実行する時点で、アドレスpOと アドレスp1が異なっていれば、通常と同様にレジスタp0 (5)

特開平9-185507

して、アドレスp0とp1が同じであれば、補正コードL1に 制御を移す。ここで、命令IDでストア対象となっている 値は、命令ロのストア操作によって上書きされる値であ るので、補正コードでは何も行なわず、命令IOの次の命 令に制御を移す。

【0031】以上、本実施例では、エイリアス検出表 に、参照アドレスと補正コードアドレスを格納したが、 命令フィールド長の制約などにより補正コードアドレス を命令識別子として利用できない場合には、レジスタ等 によって規定された共通の補正コードに制御を移し、命 10 令に指定された酸別子によって楠正処理を選択するよう な実現を行なうことも可能である。

[0032]

【発明の効果】本発明によれば、メモリ参照命令の参照

アドレス間にエイリアス関係のない場合には、実行され

る命令数を増加することなく依存関係を持つ可能性のあ るメモリ参照命令を自由にスケジュールすることが可能 になる。これにより命令間の符ちを減少したり命令レベ ルの並列度を増加することが可能となり、計算機プログ ラムの実行の高速化に効果がある。

【図面の簡単な説明】

【図1】本発明を適用したプロセッサの例。


【図2】本発明を利用するためのメモリ参照命令の例。


【図3】SLOAD、 SSTORE命令の動作フローチャート。

【図4】CLOAD、 CSTORE命令の動作フローチャート。 【符号の説明】

101…レジスタファイル、 102… 演算器、 103... キャッシュメモリ、104…エイリアス検出表。

【図1】 【図2】





【図4】

図 4

(€)

'05 07/13 WED 14:44 FAX 03 3402 4660

特開平9-185507

→→→ Foley Lardner

[図3]

図 3

